【作者】 潘瑞雪；

【导师】 周健军；

【作者基本信息】 上海交通大学 ， 软件工程， 2008， 硕士

【摘要】 USB2.0接口因为其高速和热插拔特性在现代消费类电子接口技术上有着广泛的应用。根据接收的数据恢复数据和时钟,提供给数字系统一个精准的一个低抖动、与工艺无关数据时钟在数据接收部分非常关键。本文采用锁相环技术实现480MHz时钟综合以及NRZ数据恢复,主要应用于USB2.0接收端设计。其中,设计了整体环路以及各个模块包括鉴相器、电荷泵、低通滤波器、压控振荡器和一些辅助电路。本次设计主要采用TSMC0.18um CMOS工艺,3.3V工作电压。文章按照电路系统原理、单元电路设计及仿真和系统性能仿真详细介绍了锁相环电路的设计过程。由仿真见诶过得出单环鉴相器不能完成时钟数据恢复;其次,频率综合的应用中比较了两种电荷泵对锁相环系统的影响。全部电路经仿真基本满足设计要求。更多还原

【Abstract】 In the digital communication and high speed transceiver field, clock and data recovery circuit is widely used. Providing a low jitter, process independent clock to the receiver is a very important part.This study is trying to design a completely monolithic phase-locked loop (PLL), which is used for usb2.0 clock generation and NRZ data recovery application. The design work is from top level design to all the bottom blocks, including Phase detector, Charge Pump, Low pass filter, VCO and other auxiliary circuits by TSMC 0.18um CMOS process and 3.3V power supply.The paper describes the PLL system theory, cell circuit design and simulation, and loop simulation. All the simulation results satisfy high speed USB2.0 spec.更多还原